В период с 29.01.2019 по 30.01.2019 работники предприятия приняли участие в работе семинара FPGA-разработчиков (г. Санкт-Петербург, Российская Федерация).

В ходе командировки изучен опыт коллег из России по разработке 10 GB интерфейсов на основе плат с ПЛИС. Рассмотрены варианты подключения приемопередатчиков к физическому уровню (оптика и медь), а также "узкие" места при имплементации и отладке дизайна. Дана сравнительная характеристика IP-ядер по удобству работы и отладки от Altera и Xilinx.